

(19) Japanese Patent Office (JP)

(12) Patent Gazette (B2)

(11) Japanese Patent Application Kokoku Publication No. S63-46864

(51) Int. Cl. ⁴		Identification Symbol	JPO File Number
G 06 F	12/00	303	P-8841-5B
	13/16		H-8841-5B
	13/42	340	A-8840-5B
	15/16	320	B-6745-5B

(24) (44) Kokoku Publication Date:

September 19, 1988

Number of Inventions: 1

(Total of 3 pages in the original Japanese)

(54) Title of the Invention: Memory storage device

(21) Patent Application Filing Number: \$55-89232

(22) Patent Application Filing Date: July 2, 1980

(55) Kokai Publication: S57-14922

(43) Kokai Publication Date: January 26, 1982

(72) Inventor: Junichi Taguri

c/o Hitachi, Ltd. Kanagawa Plant

1 Horiyamashita, Hadano City, Kanagawa

(71) Applicant: Hitachi, Ltd.

4-6 Kanda Surugadai, Chiyoda-ku, Tokyo

(74) Agent: Katsuo Ogawa, Patent Attorney and one other

Examiner: Takao Ohashi

(56) References: Kokai No. S55-935 (JP, A) Kokai No. S54-61848 (JP, A)

Kokai No. S53-69556 (JP, A) Jikkai No. S55-118398 (JP, U)

Kokoku No. S49-33421 (JP, B1)

[translator's note: Kokai is an unexamined patent application publication

Kokoku is an examined patent application publication

Jikkai is an unexamined utility model application publication]

(57) Claims

1 In a memory storage device that operates synchronized to the master clock of a central processing unit consisting of multiple phases, a memory storage device characterized by the fact that

a latch that receives an interface signal and a latch that sends an interface signal are possessed, and that

a clock selector that selects the above-mentioned master clock of any phase sent from the above-mentioned central processing unit and supplies to the above-mentioned receiving latch and sending latch, and

a configuration control register that holds the selection conditions of the above-mentioned clock selector by being established from the outside and controls the above-mentioned clock selector

are provided in the above-mentioned receiving latch and sending latch mapping.

3. Detailed Description of the Invention

The present invention relates to a memory storage device (hereafter referred to as "MS"), particularly, one related to an MS that can freely select the receiving and sending clocks of the interface signal.

In an MS that carries out the receiving and sending operations of the interface signal synchronized with the master clock of the central processing unit (hereafter referred to as "CPU"), taking into consideration the delay due to the machine cycles of the CPU, as well as the length of the cable between the CPU and the MS, and the like, the transfer time between the CPU and the MS is decided among any of 1/4, 2/4, 3/4 or 4/4 machine cycles, and the like.

After that, the MS decides the interface signal receiving and sending clock based on the sending and receiving time of the interface signal in the CPU, and furthermore, the transfer time decided as mentioned above.

FIG. 1 is a connection diagram of the conventional MS and CPU.

In MS1 an interface receiving latch 2, an interface sending latch 3, a control part 4 and a memory part 5 are provided and connected to the CPU 6 via the interface receiving latch 2 and sending latch 3.

The *n* interface signals S_i (1 – n) transferred from the CPU 6 are latched to the interface receiving latch 2 by the respective clock signals ti. The control part 4 and the memory part 5 operate according to this latch information.

The interface sending latch 3 sends the report information of this series of operations to the CPU 6 as m interface signals $S_o(1-m)$ according to the clock signal tj.

In the case of FIG. 1, as for the latch clocks ti, tj of the interface receiving latch 2 and the interface sending latch 3, the respective clocks divided from the clock generating part 10 of the CPU 6 are used, and with respect to the sending and receiving clocks of the

conditions to the configuration control register 7 can be executed by various methods such as scanning in and operating a panel switch.

As mentioned above, usually, multiple sets of the configuration control register 7 and the clock selector 8 are provided, and logically and freely selecting the interface signal receiving and sending clocks is possible by the writing in to each configuration control register 7.

As explained above, according to the present invention, because the receiving and sending clocks of the interface signals of the MS can be logically and freely selected, the sharing of the MS by CPUs that have different machine cycles or connection cable lengths is possible, and in the state of being connected to a specific CPU, there is no necessity to change the hardware at the time of a change of the machine cycles, a change of the connection cable length, or a change of the performance of the memory device. Moreover, the clock signal can be changed experimentally, and a marginal test of the interface signal can be carried out simply.

4. Brief Description of the Drawings

FIG. 1 is a connection diagram of the conventional MS and CPU; FIG. 2 is a connection diagram of the MS and CPU that shows the embodiment of the present invention.

- 1 memory storage device (MS)
- 2 interface receiving latch
- 3 interface sending latch
- 4 control part
- 5 memory part
- 6 central processing unit (CPU)
- 7 configuration control register
- 8 clock selector
- 10 clock generating part
- to 3 master clock
- $S_i(1-n)$ interface receiving signal
- $S_i(1-m)$ interface sending signal
- FIG. 1
- FIG. 2

Φ 日本国特許庁(JP)

00特许出四公告

許公 報(B2)

昭63-46864

@Int.Cl.4 G 06 F 12/00 13/16 13/42	知知记号 303 340	厅内整理香号 P — 8841—5B H — 8841—5B A — 8840—5B	2 %	昭和63年(1988) 9月19日	
15/16	3 2 0	B-6745-5B		発明の数 1	(全3月)

❷発明の名称 記憶装置

11:

创特 四 四55-89232

❷公□□姆世昭57-14922

砂出 昭55(1980)7月2日

母昭57(1982)1月26日

የአ 蚜 奢 Ħ

神家川県養野市拠山下1番地 株式会社日立製作所神奈川

工档内

砂出 歷 抹式会社日立製作所

東京都千代田区神田胶河台4丁目6番地

の代・理 人 弁理士 小川 勝男

外1名

審 査 官 大 楯

任 失

60参考文献 特開 昭55-935 (JP. A)

特別 昭54-61848 (JP, A)

特別 昭53-69556 (JP, A)

実開 昭55—118398 (JP, U)

特公 昭49-33421 (JP, B1)

1.

の特許請求の範囲

1 複数位相から成る中央処理装置の基本クロッ クに向切して動作する記憶装置において、インタ フエース信号を受信するラッチとインタフエース 佰号を送信するラッチとモ有L、阿記中央処理技 5 匠から送られるいずれかの位相の前記差本クロツ クを選択して前記受信ラッチ、送信ラッチに供給 するクロツク・セレクタと、外部から12定される ことにより釘記クロツク・セレクタの選択条件を 保持し前記クロック・セレクタを動御する構成制 IO 信号Si(1-n) は、各々クロック信号はでイン 街レジスタとも前記受信ラッチおよび送信ラッチ 対応に設けることを特徴とする配体装置。

発明の許証な説明

本兇羽は、紀徳英陞(以下MSと記す)に関し クを自由に選択できるMSに関するものである。

中央処理装置(以下CPUと記す)の基本クロ ックに同期してインタフエース伝号の受信および 送信助作を行うMSにおいては、CPUのマシンサ よる遅れを考慮して、CPUとMS間の転送時間 を、1/4、2/4、3/4または4/4マシン・サイクル答 のうちの何れかに決定している。

それから、MSはCPUにおけるインタフェース

信号の送信および受信時間と、さらに前述のよう に決定された転送時間により、インタフエース信 号の受信および送信クロックを決定する。

2

第1回は、従来のMSとCPUの接続回である。 MSIには、インタフェース受信ラッチ 2、 i ンタフエース送信ラッチ 8、 創御部 4 および配信 郎5が設けられ、インタフエース受信ランチ2と 送信ラッチをそ介してCPUをに接続される。

CPUをから転送されるn本のインタフェース タフエース受信ラッチ2にラッチされる。 このラ ツチ情報により、創御師4および記述師5が助作 する.

インタフエース送信ラッチ3は、この一連の動 将にインタフエース信号の受信および送信クロツ 25 作の報告情報をクロツク信号tjによりm本のイン クフエース信号So(1-m) としてCPU6 に送信 する.

第1図の場合、インタフエース受信ラッチ 2 む よびインタフエース送信ラッチ3のラッチ・クロ イクル、およびCPUとMSの間のケーブル長冬に 20 ツクゼ、ઇは、各々CPU6のクロツク発生部 1 0 から分配されたクロツクが使用され、CPU B に おけるインタフェース信号の送信および受信クロ ックに対し、CPU 6 とMS 1 間の転送時間(1/4、 2/4、3/4または4/4マシン・サイクル管)だけず

らしたクロックが用いられる。

:::

このよう**に、**従来は、MSにおけるィンタフェ ース信号の受信および送信のクロツクが、ハード ウエアにより固定されているため、マシン・サイ クルの変更、接続ケーブル長の変更が発生した場 5 合、ハードウェアの大幅な変更が必要である。ま た、マシン・サイクルまたは投統ケーブル長の具 なる他のCPUからMSモ共用することが不可能で あり、MSは特定のCPU平用になっている。

するため、インタフエース系の時間関係に論理的 な目由度を与え、ハードウエアを変更することな くマシン・サイクルの異なる多種のCPUへの投 統、およびインタフェース系の時間関係の変更を 可能にしたMSを提供することにある。

本発明のMSは、CPUから送られるいずれかの 位相の基本クロックを選択して受信ラッチ、送信 ラツチに供給するクロツク・セレクタと、外部か ら設定されることによりクロック・セレクタの選 択条件を保持しクロツク・セレクタを創御する構 20 **校制御レジスタとモ受信ラッチおよび送信ラッチ** 対応に設けることを特徴とする。

以下、本発明の英雄例を、系2図により説明す 3.

MS1は、従来と同じく、インタフェース受信 25 ラッチ2、インタフエース送信ラッチ3、紅御部 4および配位部5を備え、CPU6に使続される。 10は従來技術と同じくクロツク発生部であり、 たっていた なおとびも) は1/4、2/4、3/4および なわち4相のクローノクの場合の例である。4相ク ロックの場合以下で示すtiまたはtiは 0 ≤ i、」 ≤3である。CPU8から転送されたヵ本のイン タフエース信号Si(1ーn) は、各々クロック信 号itでインタフエース受信ラッチでにラッチされ 35 うことができる。 る。このラッチ情報により、何切師4および記憶 部5が動作する。

インタフエース送信ラツチ3は、この一辺の助 作の報告情報を、クロック信号切によりm本のイ ンタフエース信号So(1-m) としてCPUをに送 40 個する。

MS1は、これらの他に構成制的レジスケ7:お よびクロツク・セレクタ8を僻えており、インタ フエース受信ラッチ 2 およびインタフェース送信

ラツチ3のラツチ・クロツクは、各々クロツク・ セレクタBにより姶理的に選択されたクロツクti またはtjを受ける。また、このクロツク・セレク ク8による論理的なクロソク選択は構成別御レジ スタ7により制御される。ここで歯成初御レジス タ7は4相の場合は一つのうちいずれかを記録しせ . レクタ目に指示できるような構成になつておれば よく、たとえばレジスタ7の内容が00、01、10ま 本発明の目的は、このような従来の問題を解決 10 定する。セレクタ8はクロック発生部10から送 たはIIに応じてそれぞれは,ti。もまたはtiを指し られるクロツクがレジスタ7で指定されたクロツ クと一致したときゲートを聞くような供成になつ ていればよい。一般には牛むであるからインタフ エース受信ラツチ2およびインタフエース送信ラ 15 ッチ3についてそれぞれ別の樹成制御レジスタ7 およびクロツク・セレクタ8が必要である。さら に協成制御レジスタ7への選択条件の書き込みは スキヤン・インまたはパネルのスイツチ操作等の 種々の方法により実行可能である。

以上述べたように、一般に競成飼御レジスタ7 おとびクロツク・セレクタ 8 は複数組設けられて おり、各々幅成別向レジスタ7への香き込みによ り、インタフエース信号の受信および送信クロツ クを論理的に自由に選択することが可能である。

以上説明したように、本発明によれば、MSの インタフエース信号の受信および送信クロックを **論理的に自由に選択できるため、マシン・サイク** ルまたは接続ケーブル長の異なる他のCPUによ 4/4マシン・サイクルたのずらしたクロッツ、す 30 終された状態では、マシン・サイクルの変更、接 るMSの共用が可能であり、また特定のCPUと接 続ケーブル瓜の変更、あるいはメモリ素子の性蛇 変更の際に、ハードウェアを変更する必要がな い。ざらに、試験的にクロツク信号を変更して、 インタフエース信号のマージナル試験を防単に行

図面の簡単な説明

第1図は従来のMSとCPUとの接続図、第2図 は本発明の実施例を示すMSとCPUとの接続図で ある.

ス受信ラッチ、3……インタフエース送信ラッ チ、4 ……前毎部、5 ……記憶部、6 ……中央処 理袋配(CPU)、7……桝成初御レジスタ、 B … …クロツク・セレクタ、10……クロツク発生

- 198 -

5

44

STG 6 TE MS

Signary Dian a C M

CPU Sea-mi Q CK O

才2 图

